设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 任意多项式，任意位宽crc verilog代码自动生成perl脚本 ...

1 234 5 6 7 8 / 8 页下一页

返回列表发新帖

楼主: sunrisewu

[原创] 任意多项式，任意位宽crc verilog代码自动生成perl脚本

发表于 2012-1-11 19:07:03 | 显示全部楼层

好啊好啊好东西

回复支持反对

发表于 2012-5-6 21:43:15 | 显示全部楼层

收下了多谢

回复支持反对

发表于 2012-7-31 21:22:35 | 显示全部楼层

好帖子，看一下

回复支持反对

发表于 2012-7-31 21:58:52 | 显示全部楼层

谢谢了

回复支持反对

发表于 2012-8-1 08:07:50 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2012-8-11 13:29:17 | 显示全部楼层

谢谢楼主哎

回复支持反对

发表于 2012-9-18 22:31:30 | 显示全部楼层

支持64bit并行么？

回复支持反对

发表于 2013-1-9 14:39:32 | 显示全部楼层

正需要。。。。

回复支持反对

发表于 2013-3-12 11:25:55 | 显示全部楼层

看看先嘿嘿

回复支持反对

发表于 2013-3-12 11:28:19 | 显示全部楼层

哇塞，刚好用到

回复支持反对

1 234 5 6 7 8 / 8 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-4 13:34 , Processed in 0.135443 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表