请问Verilog中元件例化的问题

shiran · 发表于 2011-5-13 09:39:18

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

就是在例化一个元件时，如下面所示，  那个#（8,32）是什么意思呢？菜鸟一个，请多多指教，非常感谢！
wb_master_model #(8, 32) u0 (
  .clk(clk),
  .rst(rstn),
  .adr(adr),
  .din(dat_i),
  .dout(dat_o),
  .cyc(cyc),
  .stb(stb),
  .we(we),
  .sel(),
  .ack(ack),
  .err(1'b0),
  .rty(1'b0)
);

sirius.yuan · 发表于 2011-5-13 10:40:20

回复 1# shiran

表明这个元件是一个参数化的元件，例化的时候把参数配置下去了。

timyang8292 · 发表于 2011-5-13 10:58:52

参数传递
在wb_master_model模块中，有参数的定义parameter
但是一般建议不通过位置传递

tiandasheng · 发表于 2011-5-13 13:12:46

thanks a lot

shiran · 发表于 2011-5-13 14:32:08

谢谢大家！

我无痞气 · 发表于 2018-12-20 13:45:38

这个难道不是上升延迟和下降延迟嘛

账号		自动登录	找回密码
密码			注册

[求助] 请问Verilog中元件例化的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块