设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 台湾CIC设计中心VerilogHDL硬件设计语言教程 ...

1 234 5 6 7 8 9 / 9 页下一页

返回列表发新帖

楼主: weision888

[资料] 台湾CIC设计中心VerilogHDL硬件设计语言教程

发表于 2011-8-13 10:20:12 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2011-8-13 10:53:18 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2011-8-17 08:30:01 | 显示全部楼层

看看,学习了！

回复支持反对

发表于 2011-10-20 23:20:36 | 显示全部楼层

多谢楼主~~~~~~~~~~~~~~~~~~~~~~~

回复支持反对

发表于 2011-10-22 09:11:17 | 显示全部楼层

非常感谢

回复支持反对

发表于 2011-10-28 19:57:49 | 显示全部楼层

非常感谢非常感谢

回复支持反对

发表于 2011-11-5 18:30:22 | 显示全部楼层

回复 1# weision888

台湾的东西就是比大陆的强

回复支持反对

发表于 2011-11-28 14:11:25 | 显示全部楼层

看看台湾的教程

回复支持反对

发表于 2011-11-29 13:11:43 | 显示全部楼层

wonderful 谢谢

回复支持反对

发表于 2011-12-3 02:58:26 | 显示全部楼层

非常给力

回复支持反对

1 234 5 6 7 8 9 / 9 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-12 23:52 , Processed in 0.161774 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表