设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为Verilog约束

12 / 2 页

返回列表发新帖

楼主: 雪剑

[资料] 华为Verilog约束

发表于 2011-4-19 15:50:54 | 显示全部楼层

verilog约束？？啥意思？？

回复支持反对

发表于 2011-4-19 16:58:20 | 显示全部楼层

支持一下

回复支持反对

发表于 2011-4-21 22:34:43 | 显示全部楼层

学习一下

回复支持反对

发表于 2011-4-22 14:42:09 | 显示全部楼层

这么小
华为的文档含金量一般啊

回复支持反对

发表于 2011-4-23 15:04:54 | 显示全部楼层

资料挺偏，可以看看

回复支持反对

发表于 2011-4-24 14:57:12 | 显示全部楼层

good material for timing constraint

回复支持反对

发表于 2011-4-25 13:58:57 | 显示全部楼层

谢谢楼主共享了。

回复支持反对

发表于 2012-2-23 16:13:17 | 显示全部楼层

学习一下

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 05:06 , Processed in 0.098899 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表