在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: woshixiaocao

[讨论] Vth的mismatch与gate oxide thickness之间的关系?

[复制链接]
发表于 2023-8-14 14:23:31 | 显示全部楼层
楼主现在可以回答这个问题了么?我从delay ocv的角度也发现这个问题,vth 更低的cell 的delay ocv的比例会小一些。但是我没办法理解为什么会这样,楼主能解答一些么?
发表于 2024-2-25 11:53:38 | 显示全部楼层


   
Jason_Von 发表于 2023-8-14 14:23
楼主现在可以回答这个问题了么?我从delay ocv的角度也发现这个问题,vth 更低的cell 的delay ocv的比例会 ...


你和楼主的不是一个问题。你的问题是vth低的Idsat大,Idsat越大偏差百分比越小,vth的偏差百分比也同样。所以clk尽量用lvt。lvt对工艺,电压,温度敏感度都低。
发表于 2024-2-26 16:47:51 | 显示全部楼层
这是对比 core/IO 不同栅氧厚度下的VT match情况得出的结论吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-25 06:36 , Processed in 0.095739 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表