设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 延迟锁相环DLL设计介绍(内含参考电路)

1 2 345 6 7 8 9 10 ... 15 / 15 页下一页

返回列表发新帖

楼主: icbbs

[资料] 延迟锁相环DLL设计介绍(内含参考电路)

发表于 2013-5-26 23:00:21 | 显示全部楼层

PLL资料

回复支持反对

发表于 2013-5-26 23:01:34 | 显示全部楼层

PLL资料

回复支持反对

发表于 2013-9-8 04:18:47 | 显示全部楼层

回复 1# icbbs

回复支持反对

发表于 2013-9-16 10:19:58 | 显示全部楼层

先看看，谢楼主

回复支持反对

发表于 2014-2-27 10:50:24 | 显示全部楼层

多谢楼主

回复支持反对

发表于 2014-3-1 05:50:53 | 显示全部楼层

zhengxuyao
lijie

Dll
xiexi

回复支持反对

发表于 2014-4-3 10:41:03 | 显示全部楼层

学习一下，谢谢

回复支持反对

发表于 2014-11-18 22:59:31 | 显示全部楼层

介绍得比较简单

回复支持反对

发表于 2014-12-19 11:53:44 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2014-12-19 14:50:37 | 显示全部楼层

自己的经验总结吗

回复支持反对

1 2 345 6 7 8 9 10 ... 15 / 15 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-13 20:27 , Processed in 0.142966 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表