设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › Cadence版图设计

12 / 2 页

返回列表发新帖

楼主: 煮熟的鸡蛋

[资料] Cadence版图设计

发表于 2014-11-26 16:45:24 | 显示全部楼层

just for layout !!!

回复支持反对

发表于 2014-12-22 20:33:38 | 显示全部楼层

回复 1# 煮熟的鸡蛋

good

回复支持反对

发表于 2014-12-22 22:52:16 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2014-12-22 22:53:25 | 显示全部楼层

看看，多谢分享

回复支持反对

发表于 2022-9-27 11:00:17 | 显示全部楼层

学习

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 20:04 , Processed in 0.092829 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表