设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【夏宇闻】VerilogHDL入门（第三版） A Verilog HDL Pri ...

1 ... 26 27 28 293031 32 33 34 ... 44 / 44 页下一页

返回列表发新帖

楼主: DB0079

[资料] 【夏宇闻】VerilogHDL入门（第三版） A Verilog HDL Primer 翻译

发表于 2016-2-24 14:48:30 | 显示全部楼层

很不错谢谢啦

回复支持反对

发表于 2016-3-30 21:51:34 | 显示全部楼层

好东西

回复支持反对

发表于 2016-4-13 09:40:40 | 显示全部楼层

谢谢了！

回复支持反对

发表于 2016-4-20 16:31:05 | 显示全部楼层

学习一下，谢谢分享！

回复支持反对

发表于 2016-4-25 13:59:50 | 显示全部楼层

太感谢了啊

回复支持反对

发表于 2016-5-5 19:09:50 | 显示全部楼层

好资料，下载看看啦

回复支持反对

发表于 2016-5-19 20:39:35 | 显示全部楼层

HAOHAOHAO

回复支持反对

发表于 2016-5-20 17:15:16 | 显示全部楼层

支持楼主

回复支持反对

发表于 2016-5-23 18:49:07 | 显示全部楼层

不错，看看

回复支持反对

发表于 2016-5-25 10:37:06 | 显示全部楼层

thanks

回复支持反对

1 ... 26 27 28 293031 32 33 34 ... 44 / 44 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-12 19:00 , Processed in 0.141569 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表