设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【夏宇闻】VerilogHDL入门（第三版） A Verilog HDL Pri ...

1 ... 16 17 18 192021 22 23 24 ... 45 / 45 页下一页

返回列表发新帖

楼主: DB0079

[资料] 【夏宇闻】VerilogHDL入门（第三版） A Verilog HDL Primer 翻译

发表于 2014-5-20 19:36:10 | 显示全部楼层

听说不错，下来学习

回复支持反对

发表于 2014-5-22 00:23:29 | 显示全部楼层

看看，不错

回复支持反对

发表于 2014-5-29 15:14:40 | 显示全部楼层

好资料,找了好久,谢谢!

回复支持反对

发表于 2014-5-31 17:02:56 | 显示全部楼层

新人表示感谢

回复支持反对

发表于 2014-5-31 22:56:14 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2014-6-1 01:13:03 | 显示全部楼层

感谢分享

回复支持反对

发表于 2014-6-1 01:17:00 | 显示全部楼层

感謝分享好東西

回复支持反对

发表于 2014-6-2 16:12:13 | 显示全部楼层

谢谢楼主啊！！

回复支持反对

发表于 2014-6-2 21:24:24 | 显示全部楼层

非常感谢

回复支持反对

发表于 2014-6-2 23:15:42 | 显示全部楼层

好东西，顶啊

回复支持反对

1 ... 16 17 18 192021 22 23 24 ... 45 / 45 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 12:14 , Processed in 0.146795 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表