设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › VerilogHDL_Synthesis_A_Practical_Primer PDF格式的

1 2 345 / 5 页下一页

返回列表发新帖

楼主: zjlzjg

[资料] VerilogHDL_Synthesis_A_Practical_Primer PDF格式的

发表于 2018-1-4 17:37:55 | 显示全部楼层

回复 1# zjlzjg

回复 1# zjlzjg

回复支持反对

发表于 2018-1-5 03:26:14 | 显示全部楼层

interesting

回复支持反对

发表于 2018-1-7 21:30:17 | 显示全部楼层

gfgfdgfdgdfgfd

回复支持反对

发表于 2018-1-9 22:49:36 | 显示全部楼层

Interesting

回复支持反对

发表于 2018-1-19 11:56:42 | 显示全部楼层

回复 1# zjlzjg

thanks for sharing
\

回复支持反对

发表于 2018-4-9 10:19:30 | 显示全部楼层

20年前的书了。

回复支持反对

发表于 2018-4-17 17:12:08 | 显示全部楼层

好好好好哦啊好

回复支持反对

发表于 2018-4-21 09:58:48 | 显示全部楼层

xie xie

回复支持反对

发表于 2018-4-22 13:39:04 | 显示全部楼层

感謝分享~~~

回复支持反对

发表于 2018-4-22 13:40:58 | 显示全部楼层

感謝分享~~~

回复支持反对

1 2 345 / 5 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 10:12 , Processed in 0.119229 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表