关于verilog的语法

founding4576

刚入门,问题有点傻,见笑了,在做同步fifo时，遇到语法问题
dout<=#1 din
这句阻塞赋值中,#1是什么意思
还有，在程序的前面定义`define reset
后面有always@(posedge clk`reset)，其中clk是输入的时钟信号，后面的那个
reset看不懂。
最后就是这样一句：
parameter aw=8
wp<=#1{aw+1{1'b0}}，这里的阻塞赋值看不懂了。
拜托大家给我讲一下了，先谢过

moneylover

dout<=#1 din
din的值延迟1个时间单位，再送给dout
第二个问题有点怪，估计是不是你看错了。
parameter aw=8
wp<=#1{aw+1{1'b0}}，
相当于wp<=#1{9{1'b0}}，相当于wp <=#1 9'b0;

jackywangwen

parameter aw=8
wp<=#1{aw+1{1'b0}}，
相当于wp<=#1{9{1'b0}}，相当于wp <=#1 9'b0;
老兄，是这样吗？

real518

dout<=#1 din
这句阻塞赋值中
    这是非阻塞赋值吧。楼主什么是阻塞与非阻塞赋值要搞搞清爽，难点。

风再起

wp <= #1 {aw+1{1'b0}}  建议加个括号： wp <= #1 {(aw+1){1'b0}}
对这一句，首先要理解复制运算符{}，也有叫拼接运算符的，然后理解verilog中的两种参数：define和parameter，我们的代码规范要求这两种参数的名称都要全部大写，最后要理解为什么不这样写不行，因为下面的语法是错误的：aw'b0

besicola

第二个问题实际上你可以把在`define reset xxx后面出现的所有`reset都替换成xxx。这样做的原因是：
复位分为同步复位和异步复位，但是在不同的场合只可能选择两者之一。作为IP来说，希望改动尽可能的小而方便。因此如果xxx是空白字符的话，相当于选择的是同步复位；而如果xxx是negedge RESETn的话，则相当于选择的是异步复位。
over

   

下面引用由founding4576在 2005/08/20 09:43pm 发表的内容：
刚入门,问题有点傻,见笑了,在做同步fifo时，遇到语法问题
dout<=#1 din
这句阻塞赋值中,#1是什么意思
还有，在程序的前面定义`define reset
...

asjoshi

what is this?

maying1111

xiexiebucuo

maying1111

henbucuo,xiexielouzhu

icwing

！！！！！！！