设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 基于SystemC的RISC CPU行为描述

12 3 / 3 页下一页

返回列表发新帖

查看: 6543|回复: 24

基于SystemC的RISC CPU行为描述

发表于 2011-2-21 11:07:37 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

基于SystemC的RISC CPU行为描述.PDF (164.4 KB , 下载次数: 180 )

相关帖子

回复

发表于 2011-2-21 12:05:13 | 显示全部楼层

good reference

回复支持反对

发表于 2011-2-21 14:33:47 | 显示全部楼层

thanks

回复支持反对

发表于 2011-2-22 10:02:13 | 显示全部楼层

thanks!!!!!!

回复支持反对

发表于 2011-2-24 12:22:21 | 显示全部楼层

这个得看看

回复支持反对

发表于 2011-3-4 00:00:16 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2011-3-4 11:00:30 | 显示全部楼层

先下下来看看

回复支持反对

发表于 2011-3-5 20:32:09 | 显示全部楼层

aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa

回复支持反对

发表于 2011-3-11 08:29:18 | 显示全部楼层

可惜没有代码，呵呵。

回复支持反对

发表于 2011-3-11 15:42:56 | 显示全部楼层

这样的贴怎能不顶？

回复支持反对

12 3 / 3 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 03:43 , Processed in 0.159754 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表