设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于65nmCMOS工艺的互连串扰及延时优化技术 ...
123
返回列表 发新帖
楼主: littlechip

[资料] 基于65nmCMOS工艺的互连串扰及延时优化技术

[复制链接]
火影忍者
发表于 2013-1-30 06:33:31 | 显示全部楼层
良好的流.............
回复 支持 反对

举报

火影忍者
发表于 2013-1-30 06:45:33 | 显示全部楼层
你的..........
回复 支持 反对

举报

half_honey
发表于 2013-2-16 13:30:36 | 显示全部楼层
感谢分享~~下来瞅瞅
回复 支持 反对

举报

husthuige
发表于 2013-10-12 15:23:43 | 显示全部楼层
这篇文章确实不怎么样 还是硕士毕业论文 unbelievable
回复 支持 反对

举报

hupo_teddy
发表于 2013-10-12 15:26:44 | 显示全部楼层
thanks. appreciate it.
回复 支持 反对

举报

jjchen
发表于 2013-12-16 23:50:42 | 显示全部楼层
有用的文件
回复 支持 反对

举报

zlhrsy
发表于 2013-12-17 09:39:57 | 显示全部楼层
pdf????
回复 支持 反对

举报

孙博文
发表于 2017-8-19 08:55:33 | 显示全部楼层
感谢楼主分享
回复 支持 反对

举报

zhang9yeah
发表于 2022-8-27 21:50:02 | 显示全部楼层
好东西，谢谢分享
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-6 16:48 , Processed in 0.132068 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表