设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 循环冗余码的FPGA实现

返回列表发新帖

查看: 2835|回复: 4

循环冗余码的FPGA实现

发表于 2006-10-17 20:15:00 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

好东西！大家看看吧！

114.94 KB, 下载次数: 22 , 下载积分: 资产 -1 信元, 下载支出 1 信元

CRC VHDL

crc_verilog.zip

10.19 KB, 下载次数: 11 , 下载积分: 资产 -1 信元, 下载支出 1 信元

CRC Verilog

相关帖子

回复

发表于 2009-2-12 14:40:15 | 显示全部楼层

回复支持反对

发表于 2009-2-12 14:42:37 | 显示全部楼层

回复支持反对

发表于 2019-11-4 13:39:37 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2023-11-5 11:18:36 | 显示全部楼层

学习了。。。

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 05:02 , Processed in 0.106844 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表