设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › synthesizable SDRAM controller Core--verilog

1 2 345 6 / 6 页下一页

返回列表发新帖

楼主: kevinwjs

[资料] synthesizable SDRAM controller Core--verilog

发表于 2016-3-5 11:58:21 | 显示全部楼层

Thank you.

回复支持反对

发表于 2016-7-29 15:28:06 | 显示全部楼层

thnx!

回复支持反对

发表于 2016-7-29 15:48:12 | 显示全部楼层

好东西，感谢分享!!

回复支持反对

发表于 2016-7-30 16:12:31 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2016-8-30 09:35:06 | 显示全部楼层

不知道能不能直接综合用~

回复支持反对

发表于 2016-9-11 19:57:14 | 显示全部楼层

正在学习，谢谢楼主。

回复支持反对

发表于 2017-4-14 09:26:17 | 显示全部楼层

正在学习，好好研究一下

回复支持反对

发表于 2018-4-9 08:07:08 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2018-5-7 12:09:02 | 显示全部楼层

synthesizable SDRAM controller Core--verilog

回复支持反对

发表于 2018-5-7 12:12:02 | 显示全部楼层

synthesizable SDRAM controller Core--verilog

回复支持反对

1 2 345 6 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 07:05 , Processed in 0.143890 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表