设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verdi trainning doc ( debugging_clock_domain&aAnalyz ...
1234
返回列表 发新帖
楼主: remnant

[资料] verdi trainning doc ( debugging_clock_domain&aAnalyzer)

[复制链接]
steven_sun
发表于 2020-12-17 18:35:02 来自手机 | 显示全部楼层
感谢
回复 支持 反对

举报

nasirkhanpak25
发表于 2021-2-28 19:45:41 | 显示全部楼层
very nice thanks for sharing
回复 支持 反对

举报

vsop
发表于 2021-5-23 17:45:37 | 显示全部楼层
       
谢谢分享
回复 支持 反对

举报

lansen0815
发表于 2021-6-4 10:44:31 | 显示全部楼层
多谢楼主分享！
回复 支持 反对

举报

fire_tree_us
发表于 2021-7-28 11:21:28 | 显示全部楼层
看看
回复 支持 反对

举报

wjq1999
发表于 2021-7-28 12:26:44 | 显示全部楼层
好  多谢啦！
回复 支持 反对

举报

发表于 2024-11-4 12:50:32 | 显示全部楼层
谢谢，非常有用
回复 支持 反对

举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-25 06:20 , Processed in 0.036977 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表