设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › 分享一个好东西：verilog代码美化工具

1 ... 5 6 7 8 91011 12 13 / 13 页下一页

返回列表发新帖

楼主: idbi

[资料] 分享一个好东西：verilog代码美化工具

发表于 2016-4-16 21:11:18 | 显示全部楼层

回复 6# pipida

谢谢分享

回复支持反对

发表于 2016-4-24 21:37:41 | 显示全部楼层

这个可以有啊

回复支持反对

发表于 2016-5-4 13:37:24 | 显示全部楼层

正想学习一下verilog

回复支持反对

发表于 2016-8-3 23:42:49 | 显示全部楼层

thanks for this material!!!

回复支持反对

发表于 2016-8-5 10:51:31 | 显示全部楼层

好东西，感谢楼主分享

回复支持反对

发表于 2016-11-3 20:03:35 | 显示全部楼层

eeeeeeeeeeee

回复支持反对

发表于 2017-2-22 09:50:39 | 显示全部楼层

呵呵，3Q

回复支持反对

发表于 2017-2-22 17:22:55 | 显示全部楼层

看不懂的样子~

回复支持反对

发表于 2017-8-7 17:48:17 | 显示全部楼层

小白表示不知道怎么使用

回复支持反对

发表于 2017-8-8 14:32:27 | 显示全部楼层

thanks

回复支持反对

1 ... 5 6 7 8 91011 12 13 / 13 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 16:52 , Processed in 0.129637 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表