设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SD卡verilog仿真模型

1 2 3 4 567 8 9 / 9 页下一页

返回列表发新帖

楼主: jacky.sun

[资料] SD卡verilog仿真模型

发表于 2012-8-29 20:15:51 | 显示全部楼层

thx alot

回复支持反对

发表于 2012-10-21 21:28:28 | 显示全部楼层

好东西

回复支持反对

发表于 2012-10-21 22:15:38 | 显示全部楼层

kan看看

回复支持反对

发表于 2012-10-23 11:01:07 | 显示全部楼层

看了一下，只是简单的修改了一下OPENCORE上面的那个DEMO；
项目开发的话，还缺少很多的命令。

回复支持反对

发表于 2012-12-1 10:06:36 | 显示全部楼层

好东西

回复支持反对

发表于 2013-11-1 14:45:42 | 显示全部楼层

看看~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

回复支持反对

发表于 2014-10-20 14:00:30 | 显示全部楼层

看看咋样

回复支持反对

发表于 2014-10-20 15:07:36 | 显示全部楼层

缺了sd_defines.v这个文件

回复支持反对

发表于 2014-11-17 15:13:54 | 显示全部楼层

好的资料

回复支持反对

发表于 2015-8-25 13:37:10 | 显示全部楼层

感谢分享。

回复支持反对

1 2 3 4 567 8 9 / 9 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 22:27 , Processed in 0.136314 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表