设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 基于cadence的IC设计（帮助初学者少走弯路） ...

1 ... 57 58 59 606162 63 64 65 ... 133 / 133 页下一页

返回列表发新帖

楼主: chipdesign

[资料] 基于cadence的IC设计（帮助初学者少走弯路）

发表于 2013-10-29 14:55:10 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2013-10-29 16:19:22 | 显示全部楼层

很实用的资料

回复支持反对

发表于 2013-10-29 16:35:20 | 显示全部楼层

顶一个

回复支持反对

发表于 2013-11-3 21:22:19 | 显示全部楼层

必须顶一个

回复支持反对

发表于 2013-11-11 17:10:17 | 显示全部楼层

谢谢分享。。。。。

回复支持反对

发表于 2013-12-25 15:36:06 | 显示全部楼层

多谢分享，下来看看

回复支持反对

发表于 2013-12-25 18:02:17 | 显示全部楼层

好书一本，顶一个！~~~~~~~~~~

回复支持反对

发表于 2013-12-25 21:24:05 | 显示全部楼层

卡耐基梅隆大学DSP内核

回复支持反对

发表于 2014-2-10 01:04:13 | 显示全部楼层

支持一下！

回复支持反对

发表于 2014-2-28 22:28:08 | 显示全部楼层

xialaikankan

回复支持反对

1 ... 57 58 59 606162 63 64 65 ... 133 / 133 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-20 15:39 , Processed in 0.100253 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表