设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【数字VLSI芯片设计—使用Cadence和Synopsys CAD工具】E ...
1 ...585960616263646566下一页
返回列表 发新帖
楼主: benemale

[原创] 【数字VLSI芯片设计—使用Cadence和Synopsys CAD工具】E.Brunvand 著【中文清晰版】

[复制链接]
小可zty
发表于 2021-3-11 10:44:01 | 显示全部楼层
谢谢楼主，楼主好人
回复 支持 反对

举报

akei
发表于 2021-3-15 09:48:04 | 显示全部楼层
好帖子
回复 支持 反对

举报

akei
发表于 2021-3-16 22:47:31 | 显示全部楼层
不错，下下来看看

回复 支持 反对

举报

troysung
发表于 2021-3-18 16:53:01 | 显示全部楼层
非常感谢
回复 支持 反对

举报

szdgsz
发表于 2022-7-8 08:43:23 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

szdgsz
发表于 2022-7-8 10:01:24 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

szdgsz
发表于 2022-7-8 21:12:27 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

南枝对北枝
发表于 2022-7-20 11:36:31 | 显示全部楼层
感谢分享
回复 支持 反对

举报

loon1204
发表于 2022-7-21 03:19:24 | 显示全部楼层
GOOD BOOK
回复 支持 反对

举报

hsieh531
发表于 2023-2-10 22:39:26 | 显示全部楼层
感謝您
回复 支持 反对

举报

下一页 »
1 ...585960616263646566下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-13 07:14 , Processed in 0.059814 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表