设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Synthesis And Optimization Of Digital Circuits

12 / 2 页

返回列表发新帖

楼主: 最佳损友

[资料] Synthesis And Optimization Of Digital Circuits

发表于 2011-1-3 14:22:11 | 显示全部楼层

好多啊！！

回复支持反对

发表于 2011-1-4 20:07:34 | 显示全部楼层

回复 1# 最佳损友

thank you very much!

回复支持反对

发表于 2011-1-7 14:33:46 | 显示全部楼层

thanks ~~~~~~~~~~~~~~~~~~~~~~~~~~~

回复支持反对

发表于 2011-1-7 16:06:40 | 显示全部楼层

dddddd

回复支持反对

发表于 2011-1-7 23:13:33 | 显示全部楼层

顶，学习学习学习

回复支持反对

发表于 2018-8-3 12:11:11 | 显示全部楼层

good material

回复支持反对

发表于 2018-8-3 12:12:03 | 显示全部楼层

good material

回复支持反对

发表于 2018-8-3 17:05:39 | 显示全部楼层

thnx!

回复支持反对

发表于 2020-3-10 15:24:13 | 显示全部楼层

谢谢楼主！

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 07:25 , Processed in 0.147572 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表