quartus中PLL输入时钟设置的真正用途是什么？

bmytiger

quartu中的PLL输入时钟设置成多少M真正起的作用是什么？
我们项目中要求接收一个7倍编码的lvds信号，就是数据速率是时钟速率75Mhz的7倍。

接收到后，时钟送到PLL，7倍频，然后用倍频后的时钟解码数据，因为lvds时钟速率会飘，
所以设置的时候就把输入时钟设置的比真正的要高，比如设置到80Mhz，基本可以实现解码问题。
经过试验发现，该电路对于Lvds时钟速率27M的信号也能正确解码，
如果没有时钟输入的时候，PLL会输出一个很慢的多少Khz的时钟。

所以就产生了一个问题，PLL输入时钟的设置起的真正作用是什么？
应该怎样设置？
有没有这方面的牛人大大给咱解答一下啊？

zsy5460

怎么没有人回答啊、？