设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › PLL模型（包括doc,.v.vhd.lef.lib.testbench）

1 2 3 4 567 / 7 页下一页

返回列表发新帖

楼主: knightliu

[资料] PLL模型（包括doc,.v.vhd.lef.lib.testbench）

奋斗的小黄牛

发表于 2018-6-29 10:53:18 | 显示全部楼层

666666666666666

回复支持反对

发表于 2018-7-12 21:26:34 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2018-7-13 02:51:58 | 显示全部楼层

非常感謝~~~

回复支持反对

发表于 2018-7-14 16:28:23 | 显示全部楼层

感谢楼主分享

回复支持反对

发表于 2018-8-30 10:39:14 | 显示全部楼层

thank you~~~

回复支持反对

发表于 2018-8-30 23:46:13 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2018-12-21 13:08:20 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2018-12-21 20:32:01 | 显示全部楼层

这个真的可以

回复支持反对

发表于 2018-12-25 20:19:19 | 显示全部楼层

感谢楼主分享

回复支持反对

发表于 2019-1-27 16:36:12 | 显示全部楼层

回复 3# chanon

Thanks for sharing

回复支持反对

1 2 3 4 567 / 7 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-6 20:26 , Processed in 0.080854 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表