数字电路时序分析一定要做的吗？

neptune1983 · 发表于 2010-12-17 20:07:04

这个还是尽量做吧，毕竟不花多少时间的，给流片增加信心

呵呵，其实后端很多工作不只是找BUG，也是用来给自己增加信心的

eighteenyo · 发表于 2010-12-19 15:14:13

多谢大家的帮忙。

dongdong214 · 发表于 2010-12-20 07:08:11

呵呵，需要做一下

lgy607 · 发表于 2010-12-23 18:03:29

分析下稳妥些.

creese · 发表于 2010-12-23 21:53:15

最好做一下。
比如综合时可能漏掉某些时钟的定义，在PT中可以报出各register的时钟来，找到漏掉的clock，从而修正sdc。这sdc是要给后端用的。

xaaa001 · 发表于 2010-12-31 12:05:51

回复 1# eighteenyo

这种情况完全不用管了！没有问题！

xxex · 发表于 2011-1-2 18:10:14

当然要做

foreverheart · 发表于 2011-1-2 21:37:36

还是有必要的

qushaobo · 发表于 2011-1-3 09:58:26

如果你感到自已如共党一样,可以一条路建完就拆,拆完再建的话,可以不做PT.

huxiaokai2005 · 发表于 2011-1-3 14:54:45

不能只看最高时钟频率满不满足啊！还有很多时序问题，起码要满足setup slack和hold slack，STA还是很有必要的！

账号		自动登录	找回密码
密码			注册

[求助] 数字电路时序分析一定要做的吗？