在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 19266|回复: 88

[资料] verilog数字系统设计--RTL综合,测试平台与验证光盘附带实例。很不错的verilog实例

[复制链接]
发表于 2010-12-14 07:11:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
Designs.part1.rar (4.77 MB , 下载次数: 1574 )
Designs.part2.rar (3.03 MB , 下载次数: 901 )
OVL.rar (696.74 KB , 下载次数: 597 )
发表于 2010-12-14 07:56:56 | 显示全部楼层
下来看看,谢谢。
发表于 2010-12-14 08:31:46 | 显示全部楼层
good reference for RTL design
发表于 2010-12-14 08:49:28 | 显示全部楼层
呵呵,谢谢楼主
发表于 2010-12-14 09:37:24 | 显示全部楼层
thanks!!!!
 楼主| 发表于 2010-12-14 11:59:56 | 显示全部楼层
自己顶一下。。。哈哈!!!
发表于 2010-12-14 12:41:05 | 显示全部楼层
正在找谢谢了
发表于 2010-12-14 14:35:00 | 显示全部楼层
谢谢分享!
发表于 2010-12-14 18:33:52 | 显示全部楼层
谢谢啊
 楼主| 发表于 2010-12-14 19:37:47 | 显示全部楼层
回复 9# zh123456789


    哈哈 大家觉得有用就行
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 04:31 , Processed in 0.185891 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表