设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › cadence 的verilog analog 教案

12 / 2 页

返回列表发新帖

楼主: nnmate

[资料] cadence 的verilog analog 教案

发表于 2011-4-28 14:51:40 | 显示全部楼层

老是点到广告上了晕一个

回复支持反对

发表于 2011-9-5 20:20:30 | 显示全部楼层

下来看啊，哈哈

回复支持反对

发表于 2011-9-5 20:21:45 | 显示全部楼层

下来看卡，哈哈

回复支持反对

发表于 2011-9-13 15:13:44 | 显示全部楼层

谢谢学习一下

回复支持反对

发表于 2011-9-13 15:58:48 | 显示全部楼层

真的不错嘛

回复支持反对

发表于 2015-8-12 11:31:06 | 显示全部楼层

回复 5# nnmate

不错啊

回复支持反对

发表于 2016-1-12 09:07:54 | 显示全部楼层

回复支持反对

发表于 2016-4-15 02:50:54 | 显示全部楼层

谢谢楼主！

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-3 16:18 , Processed in 0.138014 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表