在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2487|回复: 2

[原创] SystemVerilog学习(3):计划

[复制链接]
发表于 2010-12-5 13:14:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×


开始学习SystemVerilog,记录相关东东~~

请多指教,欢迎访问我的blog:http://www.cnblogs.com/Sivar





有一个好的计划是很有必要的,可惜我的计划不行,只能一步一步走着看了。

学习工作之余进行。
看其基础,变量类型,操作符等,大致了解。
减掉RTL的思维,理解面向对象的思想。
以上看SV3.1A参考手册及SV for   Verification、SystemVerilog快速入门(http://www.fpga.com.cn/HDL/systemverilog/1.htm)等等。

学习VMM的验证方法,看systemverilog验证方法学及VCS相关文档

过程中伴随实践练习~~

坚持一个月,相信能有进步……






>>>> From Sivar's: http://www.cnblogs.com/Sivar Thanks for your reading.
发表于 2010-12-5 17:29:58 | 显示全部楼层
Good Good Good!
发表于 2010-12-6 07:37:47 | 显示全部楼层
谢谢分享,找了很久了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 18:14 , Processed in 0.120810 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表