设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › Writing Testbenches using SystemVerilog 第三版

1 2 345 6 7 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

楼主: xiaofeixia

[原创] Writing Testbenches using SystemVerilog 第三版

发表于 2011-2-27 19:48:36 | 显示全部楼层

xiexie

回复支持反对

发表于 2011-2-28 09:21:06 | 显示全部楼层

这个版本老早就出来了，貌似不是第三版

回复支持反对

发表于 2011-3-3 10:07:46 | 显示全部楼层

狂顶，好资料哈啊~~~

回复支持反对

发表于 2011-3-6 11:26:59 | 显示全部楼层

看看是不是第三版

回复支持反对

发表于 2011-3-7 14:28:19 | 显示全部楼层

看看！！！！！！！！！！！

回复支持反对

发表于 2011-3-8 13:27:36 | 显示全部楼层

very good

回复支持反对

发表于 2011-3-8 14:03:41 | 显示全部楼层

very good

回复支持反对

发表于 2011-3-11 21:16:06 | 显示全部楼层

好东西啊！

回复支持反对

发表于 2011-3-13 12:19:11 | 显示全部楼层

dddddddddddddddddd

回复支持反对

发表于 2011-3-26 11:00:56 | 显示全部楼层

谢谢分享

回复支持反对

1 2 345 6 7 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-7 05:51 , Processed in 0.128816 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表