设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 针对IIC主要是slave 的几个例子，verilog编写 ...

1 ... 3 4 5 6 789 10 11 12 ... 13 / 13 页下一页

返回列表发新帖

楼主: shenmufan32

[资料] 针对IIC主要是slave 的几个例子，verilog编写

发表于 2016-5-6 22:37:54 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2016-5-6 23:01:41 | 显示全部楼层

thnx!

回复支持反对

刘混世魔王

发表于 2016-5-14 11:27:11 | 显示全部楼层

好东西谢谢

回复支持反对

发表于 2016-5-17 16:22:18 | 显示全部楼层

感謝分享

回复支持反对

发表于 2016-5-19 21:52:36 | 显示全部楼层

good,like

回复支持反对

发表于 2016-5-20 11:37:41 | 显示全部楼层

谢谢分享，希望是个好东西

回复支持反对

发表于 2016-7-18 12:52:19 | 显示全部楼层

需要需要很需要

回复支持反对

发表于 2016-7-19 21:15:53 | 显示全部楼层

谢谢分享~~~~~~~~~~

回复支持反对

发表于 2016-8-17 14:41:59 | 显示全部楼层

非常感谢！！！！

回复支持反对

发表于 2016-8-17 15:37:22 | 显示全部楼层

感谢分享

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 13 / 13 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 22:49 , Processed in 0.143626 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表