设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 针对IIC主要是slave 的几个例子，verilog编写 ...

1 ... 4 5 6 7 8 9 10 1112 / 12 页

返回列表发新帖

楼主: shenmufan32

[资料] 针对IIC主要是slave 的几个例子，verilog编写

发表于 2019-12-23 18:49:17 | 显示全部楼层

:)

回复支持反对

发表于 2020-4-16 14:59:57 | 显示全部楼层

谢谢分享，学习一下

回复支持反对

发表于 2021-3-15 14:29:15 | 显示全部楼层

支持分享的人

回复支持反对

发表于 2021-4-6 14:26:02 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2021-8-20 16:25:43 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2021-10-13 11:31:14 | 显示全部楼层

谢谢分享，有没有不用SDA做时钟的方法来实现

回复支持反对

发表于 2022-4-10 17:16:23 | 显示全部楼层

above files inside

回复支持反对

发表于 2022-12-15 16:20:21 | 显示全部楼层

x谢谢分享

回复支持反对

发表于 2022-12-24 14:26:43 | 显示全部楼层

Thank you so much

回复支持反对

发表于 2023-1-17 15:59:43 | 显示全部楼层

谢谢分享

回复支持反对

1 ... 4 5 6 7 8 9 10 1112 / 12 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 15:02 , Processed in 0.131915 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表