设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 针对IIC主要是slave 的几个例子，verilog编写 ...
1 ...5678910111213
返回列表 发新帖
楼主: shenmufan32

[资料] 针对IIC主要是slave 的几个例子，verilog编写

[复制链接]
发表于 2021-10-13 11:31:14 | 显示全部楼层
谢谢分享，有没有不用SDA做时钟的方法来实现
回复 支持 反对

使用道具 举报

jeffej
发表于 2022-4-10 17:16:23 | 显示全部楼层
above files inside
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2022-12-15 16:20:21 | 显示全部楼层
x谢谢分享
回复 支持 反对

使用道具 举报

发表于 2022-12-24 14:26:43 | 显示全部楼层
Thank you so much
回复 支持 反对

使用道具 举报

发表于 2023-1-17 15:59:43 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

1 ...5678910111213
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-19 09:20 , Processed in 0.102643 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表