设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【Verilog HDL高级数字设计】[美] Michael D.Ciletti 著 ...

1 ... 3 4 5 6 789 10 11 12 ... 73 / 73 页下一页

返回列表发新帖

楼主: benemale

[原创] 【Verilog HDL高级数字设计】[美] Michael D.Ciletti 著张雅绮等译【中文清晰版】

发表于 2011-3-23 18:43:47 | 显示全部楼层

回复 77# chinayihui

回复支持反对

发表于 2011-3-23 18:45:12 | 显示全部楼层

回复支持反对

发表于 2011-3-23 18:46:18 | 显示全部楼层

回复支持反对

发表于 2011-3-23 18:48:04 | 显示全部楼层

回复支持反对

发表于 2011-3-23 18:50:29 | 显示全部楼层

回复支持反对

发表于 2011-3-23 18:51:56 | 显示全部楼层

回复支持反对

发表于 2011-3-23 18:53:05 | 显示全部楼层

回复支持反对

发表于 2011-3-23 18:54:14 | 显示全部楼层

:
$

回复支持反对

发表于 2011-3-23 18:55:22 | 显示全部楼层

回复支持反对

发表于 2011-3-23 18:56:33 | 显示全部楼层

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 73 / 73 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 23:35 , Processed in 0.093509 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表