在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 18698|回复: 24

[求助] I/0 PAD 和给I/O PAD 供电的power PAD 的连接问题

[复制链接]
发表于 2010-11-25 19:46:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
本帖最后由 wu_xiaolin_110 于 2010-11-26 10:19 编辑

用的模拟pad里面的cellI/O PAD的PDB1A、PDB2A、PDB3A之间就Approximately 100fF at steady stateleakage powerPin Capacitance这三个参数不一样。现在的问题:

1、要选择的I/O  pad   PDB1A,只有一个脚AIO,那么给I/O pad 供电的power pad  PVDD3A 要跟PDB1A怎么连接呢? PVDD3A只有两个脚,一个TAVDD,一个AVDD,不知道怎么连接起来

2选择的I/O  pad    PDB1A (with I/O voltage) PDB1AC (with core voltage)有什么区别的,在哪种情况下才会用到PDB1AC这个pad呢??

我写出来了PDB1APVDD3Aspi网表,懂得人说一下哈。

贴的图太多了,重新编辑了一下,大家指点一下哈  把spi网标还是写出来了,可以看下内部的结构

.SUBCKT    PDB1A     AIO

D_0    TAVDD    TAVDD    DP    AREA=16P

D_1    TAVDD    TAVDD    DP    AREA=16P

D_2    AIO          TAVDD    DP    AREA=16P

D_3    VSS         AIO          DN     AREA=16P

D_4    VSS         VSS          DN      AREA=16P

D_5    VSS         VSS          DN       AREA=16P

.ENDS      PDB1A

 楼主| 发表于 2010-11-25 19:47:51 | 显示全部楼层
PVDD3A的spi网标太长了,我打出来了,省略的写的,应该看得懂吧
.SUBCKT   PVDD3A  AVDD  TAVDD
M_0    VSS   NET_0  VSS  VSS  ND  W=5U  L=3.32U
M_10   VSS   NET_0  VSS  VSS  ND  W=5U  L=3.32U
R_11    TAVDD  AVDD  0.00111677  $[M2]    M=1
R_12    TAVDD  AVDD  0.00176332  $[M1]    M=1
M_13   NET_1   NET_0  TVDD  TVDD  PD  W=3U  L=0.385U
M_34   NET_1   NET_0  TVDD  TVDD  PD  W=3U  L=0.385U
M_35   NET_1   NET_0  VSS  VSS  ND  W=1.5U  L=0.385U
M_56   NET_1   NET_0  VSS  VSS  ND  W=1.5U  L=0.385U
M_35   TAVDD   NET_1  VSS  VSS  ND  W=40U  L=0.385U
M_100   TAVDD   NET_1  VSS  VSS  ND  W=40U  L=0.385U
R_101    NET_0     TAVDD  3071930
.ENDS   PVDD3A
发表于 2010-11-26 09:56:13 | 显示全部楼层
大哥,你这么长的帖子,有人看吗??
有人会回答吗??
你简要说一下你的问题,别人或许会看看的。
发表于 2010-11-26 11:20:46 | 显示全部楼层
PAD加上filler后,其中的PG线自动连接起来了。

你可以看看版图的
 楼主| 发表于 2010-11-26 11:37:11 | 显示全部楼层
但是i/o pad只有一个引脚啊,它怎么跟filler连接呢
发表于 2010-12-1 10:58:46 | 显示全部楼层
pad上面应该有side pin,用于做padring的。
如果没有side pin,那么应该有整条的metal的,用于做padring的。
 楼主| 发表于 2010-12-1 11:35:37 | 显示全部楼层
贴个图
1.jpg
发表于 2010-12-4 10:08:32 | 显示全部楼层



the power and ground nets in TSMC analog signal IO are defined as global nets.
there are power ground rails through analog IO cell.
you can open the layout and check it.
when you use these IOs, butting or inert filler cell.
发表于 2011-1-3 15:50:39 | 显示全部楼层
very good
发表于 2011-1-26 13:06:39 | 显示全部楼层
纠结中!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-1 09:00 , Processed in 0.177532 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表