设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › time_limited.sof

返回列表发新帖

查看: 6213|回复: 3

[讨论] time_limited.sof

发表于 2010-11-22 19:59:52 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

用DSP_builder完成的工程，quartus编译时为什么产生的是time_limited.sof文件？该怎样解决？破解都是没问题的

相关帖子

回复

发表于 2010-11-22 20:57:33 | 显示全部楼层

可能是因为调用了哪个IP，没licen的吧

回复支持反对

发表于 2010-11-23 12:57:29 | 显示全部楼层

楼上正解。

回复支持反对

楼主| 发表于 2010-11-23 14:21:56 | 显示全部楼层

IP都是Quartus9.1中自带的！

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 12:36 , Processed in 0.074155 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表