设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › DDR入门及时序分析

1 2 3 456 7 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

楼主: foveryoung

[原创] DDR入门及时序分析

发表于 2012-9-13 09:21:19 | 显示全部楼层

谢谢分享，太好的资料了

回复支持反对

发表于 2012-9-13 22:29:15 | 显示全部楼层

太感谢了阿阿阿

回复支持反对

发表于 2012-9-17 22:15:26 | 显示全部楼层

great work thanks

回复支持反对

发表于 2012-9-20 08:54:24 | 显示全部楼层

Good!

回复支持反对

发表于 2012-9-20 19:48:25 | 显示全部楼层

kankan

回复支持反对

发表于 2012-9-21 00:36:33 | 显示全部楼层

正需要DDR入门知识

回复支持反对

发表于 2012-9-21 01:51:40 | 显示全部楼层

谢谢LZ分享，正好用得上

回复支持反对

发表于 2012-9-29 08:49:22 | 显示全部楼层

很好的DDR

回复支持反对

发表于 2012-9-29 08:52:29 | 显示全部楼层

haodongxi ,xiexie

回复支持反对

发表于 2012-11-6 09:03:04 | 显示全部楼层

貌似不错呀！！！

回复支持反对

1 2 3 456 7 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 02:46 , Processed in 0.121144 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表