在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 4482|回复: 5

[求助] Xilinx FPGA中如何接收双数据速率(DDR)数据

[复制链接]
发表于 2010-11-10 08:42:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
各位大侠好:
     请教大家一个问题:如题所示,在Xilinx FPGA中接收双数据速率(DDR)数据,一般情况下是如何做的?是用IDDR2原语吗?望高手给予指点,谢谢了
发表于 2010-11-10 12:18:12 | 显示全部楼层
可以参考MIG DDR2的设计文件,是用DDR和IODELAY做的
发表于 2010-11-10 14:05:24 | 显示全部楼层
lou shang zheng jie!
发表于 2010-11-10 15:44:52 | 显示全部楼层
一般用ddr接收的情况是与外部ddr sdram接口,这种是有ip核的,如果自己例化ddr接口的话,有ddr库可以使用,你可以看看ise的lib.pdf
发表于 2010-11-10 18:23:11 | 显示全部楼层
iodelay.....
 楼主| 发表于 2010-11-10 20:23:37 | 显示全部楼层
谢谢各位了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 01:19 , Processed in 0.132704 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表