设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › testbench入门+静态时序分析入门

123 4 5 / 5 页下一页

返回列表发新帖

楼主: michaelzhang561

[资料] testbench入门+静态时序分析入门

发表于 2010-11-3 23:00:45 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2010-11-3 23:12:57 | 显示全部楼层

下来看看，谢谢。

回复支持反对

发表于 2010-11-3 23:48:27 | 显示全部楼层

ddddddddddddddd

回复支持反对

发表于 2010-11-4 09:06:21 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2010-11-4 12:35:11 | 显示全部楼层

看看~~~~~~~

回复支持反对

发表于 2010-11-4 13:07:57 | 显示全部楼层

dddddddd

回复支持反对

发表于 2010-11-4 15:17:45 | 显示全部楼层

谢谢啊

回复支持反对

发表于 2010-11-4 15:24:28 | 显示全部楼层

学习学习！

回复支持反对

发表于 2010-11-4 15:59:03 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2010-11-4 16:16:49 | 显示全部楼层

谢谢分享

回复支持反对

123 4 5 / 5 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 14:21 , Processed in 0.111924 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表