设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog
12
返回列表 发新帖
楼主: lionard

[资料] SystemVerilog

[复制链接]
liushaopo
发表于 2017-8-17 17:00:46 | 显示全部楼层
好东西
回复 支持 反对

举报

Marlbe_Yang
发表于 2017-10-5 02:14:46 | 显示全部楼层
谢谢楼主分享
回复 支持 反对

举报

asdGJD
发表于 2017-12-8 09:33:02 | 显示全部楼层
不得了不得了
回复 支持 反对

举报

xiaoyisimonguo
发表于 2018-2-2 08:23:40 | 显示全部楼层
回复 6# dioporco


   Thank you for sharing
回复 支持 反对

举报

122013137
发表于 2018-2-10 23:22:01 | 显示全部楼层
加深理解
回复 支持 反对

举报

gyong22
发表于 2018-4-24 13:34:38 | 显示全部楼层
broken link...
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-3 05:18 , Processed in 0.123382 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表