设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › sdc 综合约束文件相关说明

1 2 345 6 7 8 9 10 ... 18 / 18 页下一页

返回列表发新帖

楼主: empty_085

[资料] sdc 综合约束文件相关说明

发表于 2011-1-11 09:50:00 | 显示全部楼层

......................

回复支持反对

发表于 2011-1-11 09:56:08 | 显示全部楼层

多谢了，正需要呢

回复支持反对

发表于 2011-3-28 14:48:27 | 显示全部楼层

haodexiexielama

回复支持反对

发表于 2011-3-29 00:03:39 | 显示全部楼层

学习，多谢

回复支持反对

发表于 2011-3-29 03:31:00 | 显示全部楼层

TIMING,,,,感謝分享

回复支持反对

发表于 2011-3-31 14:30:20 | 显示全部楼层

没说的，支持。

回复支持反对

发表于 2011-4-9 01:57:37 | 显示全部楼层

good data, thx...

回复支持反对

发表于 2011-4-17 16:05:21 | 显示全部楼层

看看先

回复支持反对

发表于 2011-4-22 15:27:41 | 显示全部楼层

Using the Synopsys®
Design Constraints Format
没什么用。。。

回复支持反对

发表于 2011-5-25 15:37:03 | 显示全部楼层

sdc 综合约束文件相关说明

回复支持反对

1 2 345 6 7 8 9 10 ... 18 / 18 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-7 21:01 , Processed in 0.144072 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表