设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教怎样用低速时钟采样高速计数器

12 / 2 页

返回列表发新帖

楼主: jthustei

[求助] 请教怎样用低速时钟采样高速计数器

发表于 2010-10-27 21:06:40 | 显示全部楼层

基本上低速采高速是不稳定的

回复支持反对

发表于 2010-10-27 21:23:31 | 显示全部楼层

路过学习了，感谢3Lay

回复支持反对

发表于 2010-10-29 21:39:04 | 显示全部楼层

学习了感谢分享~

回复支持反对

发表于 2010-10-30 18:51:05 | 显示全部楼层

回复 3# seed

版主，听不懂
还能详细的说一下吗

回复支持反对

发表于 2010-10-30 21:31:05 | 显示全部楼层

好。。。。。。。

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 22:10 , Processed in 0.084331 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表