设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › Hybrid verification. SystemVerilog. Formal Verificat ...

123 / 3 页下一页

返回列表发新帖

楼主: 长城

[原创] Hybrid verification. SystemVerilog. Formal Verification.

发表于 2010-11-26 22:35:55 | 显示全部楼层

好东西啊现在好缺这种

回复支持反对

发表于 2010-11-27 15:40:46 | 显示全部楼层

没了??!!!

回复支持反对

发表于 2010-12-11 13:56:16 | 显示全部楼层

没了？？？

回复支持反对

发表于 2011-1-15 04:49:21 | 显示全部楼层

Excelletn

回复支持反对

发表于 2011-1-16 22:13:54 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2011-2-20 20:57:02 | 显示全部楼层

thanks!!

回复支持反对

发表于 2011-2-22 08:20:28 | 显示全部楼层

thanks

回复支持反对

发表于 2011-2-22 11:44:54 | 显示全部楼层

THANKS

回复支持反对

发表于 2011-2-22 13:13:34 | 显示全部楼层

Thanks a lot!!!

回复支持反对

发表于 2011-4-1 00:06:36 | 显示全部楼层

行，好书。

回复支持反对

123 / 3 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 22:24 , Processed in 0.117271 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表