设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › IC设计和版图中噪声减小的方法以及floorplan注意事项 ...

1 ... 2 3 4 5 678 9 10 11 ... 16 / 16 页下一页

返回列表发新帖

楼主: akon

[资料] IC设计和版图中噪声减小的方法以及floorplan注意事项

发表于 2012-2-12 21:12:11 | 显示全部楼层

看看再来

回复支持反对

发表于 2012-2-14 23:24:55 | 显示全部楼层

先顶一下

回复支持反对

发表于 2012-2-14 23:29:32 | 显示全部楼层

old......

回复支持反对

发表于 2012-2-15 15:28:11 | 显示全部楼层

很不错的资料分享，非常感谢楼主！

回复支持反对

发表于 2012-2-15 16:57:52 | 显示全部楼层

谢谢楼主分享！

回复支持反对

发表于 2012-2-15 16:58:39 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2012-2-16 15:38:32 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2012-2-16 16:40:29 | 显示全部楼层

感谢楼主无私分享！

回复支持反对

发表于 2012-2-16 23:11:33 | 显示全部楼层

感谢楼主分享

回复支持反对

发表于 2012-2-17 10:42:31 | 显示全部楼层

回复 1# akon

不错啊 thx

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 16 / 16 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 03:47 , Processed in 0.073837 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表