在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子

[求助] DC综合出三态缓冲区是否是错误!

[复制链接]
发表于 2012-8-23 20:30:34 | 显示全部楼层
本帖最后由 Timme 于 2012-8-23 20:31 编辑

首先,片内是可以有三态的,比如ARM的STD Cell里都会有“TBUF”这个三态缓冲,很多IP(Flash/SRAM)也会有三态的数据输出。

然后,三态线上接个保持单元(ARM的STD里叫HOLD),就可以消除大电流隐患,放心使用了。


有些火星的STD Cell(Verisilicon等)还会有片内上下拉的Cell,代替HOLD接在三态线上。

PS: 我还真没见过没三态缓冲的库。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 10:26 , Processed in 0.154791 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表