verilogA 混合信号仿真必不可少的东西

lsh0211 · 发表于 2008-5-5 09:10:12

原帖由 robberxiong 于 2007-6-10 08:50 发表

 登录/注册后可看大图

所以说Verilog-A还不是特别实用成熟！

呵呵，怎么说不成熟啊？如果描述带有大规模数字电路的混合信号，你可以使用Verilog-AMS啊！它是结合乐verilog和verilog－a呀。同样，对于VHDL有VHDL-AMS。

tonyshen1980 · 发表于 2008-5-5 13:46:54

学习中

super_iml · 发表于 2008-5-30 15:16:29

这个地球人好像都知道！

maverickrit · 发表于 2008-9-24 00:52:33

good stuff

rocky2004 · 发表于 2009-3-4 16:05:16

正在学习中

zhangwudi · 发表于 2009-3-11 18:56:57

:):):)

aaaabookic · 发表于 2009-3-11 21:16:45

顶一个！正在学习使用verilog-A和matlab

mainhand · 发表于 2010-5-15 00:47:12

楼主亚克西！！！！

yidao · 发表于 2010-5-15 02:52:57

cadence现在强推verilog-ams

bossyubiao · 发表于 2010-5-16 09:04:27

账号		自动登录	找回密码
密码			注册