设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL 程序设计教程
12
返回列表 发新帖
楼主: caichangcsu

[资料] Verilog HDL 程序设计教程

[复制链接]
parktaemung
发表于 2012-9-7 18:27:28 | 显示全部楼层
gan xie fen xiang
回复 支持 反对

举报

ltthrb
发表于 2012-9-9 02:22:01 | 显示全部楼层
有英文名字吗？是外国教材吗？
回复 支持 反对

举报

LoSealL
发表于 2012-9-10 21:33:57 | 显示全部楼层
回复 1# caichangcsu


    顶，正好需要
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-25 12:37 , Processed in 0.059477 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表