设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 4-Logic design for low-power CMOS circuits

返回列表发新帖

查看: 3208|回复: 8

[资料] 4-Logic design for low-power CMOS circuits

发表于 2010-9-17 18:49:25 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

4-Logic design for low-power CMOS circuits

4-Logic design for low-power CMOS circuits.pdf

336.06 KB, 下载次数: 66 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子

回复

使用道具举报

发表于 2010-9-17 19:28:30 | 显示全部楼层

good reference

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-9-18 10:52:54 | 显示全部楼层

谢谢啊，好东西啊

回复支持反对

使用道具举报

发表于 2010-9-19 13:53:57 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2012-12-29 02:54:30 | 显示全部楼层

Good data......

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2013-2-6 00:05:41 | 显示全部楼层

良好的负载。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2013-2-6 00:29:17 | 显示全部楼层

保持良好的工作

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-1-22 13:06:46 | 显示全部楼层

Xie Xie

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2020-10-30 21:14:05 | 显示全部楼层

thank for sharing

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-9 07:13 , Processed in 0.111206 second(s), 13 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表