设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › SystemVerilog for Verification 第11章完整测试平台 示 ...
123
返回列表 发新帖
楼主: kgbs336

[资料] SystemVerilog for Verification 第11章完整测试平台 示例

[复制链接]
shoreshore
发表于 2012-7-12 15:08:42 | 显示全部楼层
好东西啊
回复 支持 反对

举报

少将师长
发表于 2012-7-22 14:55:44 | 显示全部楼层
谢谢！学习了……
回复 支持 反对

举报

25587216
发表于 2013-9-1 18:14:41 | 显示全部楼层
感谢LZ啊
回复 支持 反对

举报

yuanziying
发表于 2013-9-4 13:28:50 | 显示全部楼层
回复 1# kgbs336


   感谢！
回复 支持 反对

举报

火凤凰
发表于 2018-8-20 10:06:41 | 显示全部楼层
thanks~
回复 支持 反对

举报

370412077
发表于 2018-11-20 15:54:31 | 显示全部楼层
先看看，谢谢。
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-30 06:37 , Processed in 0.122328 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表