设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › ieee verilog/vhdl/systemverilog/systemc标准

1 2 3 4 5 678 / 8 页下一页

返回列表发新帖

楼主: sanfranc

[资料] ieee verilog/vhdl/systemverilog/systemc标准

发表于 2016-7-2 09:50:25 | 显示全部楼层

挺有用的，谢谢楼主。。。。。。。。

回复支持反对

使用道具举报

chaoyangtianxia

发表于 2016-7-11 10:54:28 | 显示全部楼层

下一个瞧瞧

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2016-8-23 09:37:26 | 显示全部楼层

mark, 很全面

回复支持反对

使用道具举报

发表于 2016-8-23 12:17:52 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2016-10-27 09:03:54 | 显示全部楼层

good， thanks for sharing.

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-7-9 12:51:36 | 显示全部楼层

Very useful books!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-9-13 15:17:20 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-9-13 16:33:33 | 显示全部楼层

终于找到了,谢谢!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-9-15 07:44:10 | 显示全部楼层

谢谢分享!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-10-17 10:35:20 | 显示全部楼层

顶

回复支持反对

使用道具举报

1 2 3 4 5 678 / 8 页下一页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-19 01:49 , Processed in 0.157770 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表