设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 定点实数乘法的FPGA实现

1 2 345 6 / 6 页下一页

返回列表发新帖

楼主: wang182004

[求助] 定点实数乘法的FPGA实现

发表于 2010-7-30 16:22:50 | 显示全部楼层

thanks

回复支持反对

发表于 2010-7-30 16:23:59 | 显示全部楼层

thanks

回复支持反对

发表于 2010-7-30 16:28:35 | 显示全部楼层

thanks

回复支持反对

发表于 2010-7-30 16:34:35 | 显示全部楼层

thanks

回复支持反对

发表于 2010-7-30 16:36:28 | 显示全部楼层

thanks

回复支持反对

发表于 2010-7-30 16:38:45 | 显示全部楼层

thanks

回复支持反对

发表于 2010-7-30 16:42:16 | 显示全部楼层

thanks

回复支持反对

发表于 2010-7-30 16:44:57 | 显示全部楼层

小数点的位置应该在编程者的心中。。。

回复支持反对

发表于 2010-7-30 16:45:21 | 显示全部楼层

thanks

回复支持反对

发表于 2010-7-30 16:48:12 | 显示全部楼层

我想你是不是搞错了，在testbench里输入的就应该是整数（表面上看，因为是按照你的定义进行的1+5+11）。

回复支持反对

1 2 345 6 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 00:26 , Processed in 0.122927 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表