设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 同一个系统同时用上升沿和下降沿处理数据的利弊？？ ...

12 / 2 页

返回列表发新帖

楼主: zh123456789

[求助] 同一个系统同时用上升沿和下降沿处理数据的利弊？？

发表于 2010-7-30 10:41:55 | 显示全部楼层

器件上升下降的时间不一样

回复支持反对

发表于 2010-8-1 12:16:07 | 显示全部楼层

学习了

回复支持反对

发表于 2010-8-21 19:02:33 | 显示全部楼层

学习了

回复支持反对

发表于 2010-8-22 19:01:49 | 显示全部楼层

用的不多。

回复支持反对

发表于 2010-8-22 20:49:14 | 显示全部楼层

学习一下。。

回复支持反对

发表于 2010-8-23 08:08:01 | 显示全部楼层

频率不高的话，可以这样用，但最好不要。

回复支持反对

发表于 2010-8-23 10:44:10 | 显示全部楼层

学习，学习，我们公司规定禁止这种设计

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-4 10:56 , Processed in 0.102742 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表