设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 高速异步FIFO的实现vs基于Verilog HDL语言的32X8 FIFO设 ...

1 ... 11 12 13 141516 17 18 19 ... 20 / 20 页下一页

返回列表发新帖

楼主: phoenix1981

高速异步FIFO的实现vs基于Verilog HDL语言的32X8 FIFO设计

发表于 2010-4-24 09:42:48 | 显示全部楼层

我也是下一个回一个

回复支持反对

发表于 2010-6-8 13:27:30 | 显示全部楼层

tks for share
maybe note where the data come from would be better

回复支持反对

发表于 2010-6-9 13:06:03 | 显示全部楼层

thanks

回复支持反对

发表于 2010-7-10 00:04:21 | 显示全部楼层

不错，收下了

回复支持反对

发表于 2010-7-10 16:51:51 | 显示全部楼层

学习了谢谢。。

回复支持反对

发表于 2010-8-29 08:21:50 | 显示全部楼层

感谢楼主分享！！

回复支持反对

发表于 2010-8-29 09:24:08 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2010-9-11 19:51:17 | 显示全部楼层

我也没钱了

回复支持反对

发表于 2010-10-26 18:23:51 | 显示全部楼层

看看看先！！！！

回复支持反对

发表于 2010-10-27 19:55:25 | 显示全部楼层

hen hao !!!

回复支持反对

1 ... 11 12 13 141516 17 18 19 ... 20 / 20 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 13:45 , Processed in 0.135640 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表